Hardware - Signal/Power Integrity Engineer (On-/Off-Chip)

담당업무

• SI/PI 요구사항을 IP 및 시스템 수준 사양에 기반하여 정의
• EM, 회로 및 시스템 수준에서 SI/PI 시뮬레이션 수행
• 칩렛, 3D-IC, D2D, C2C 인터페이스 등 고급 패키지 기술에 대한 SI/PI 방법론 개발
• 온칩, 패키지, PCB 도메인을 포함한 전체 시스템 수준에서 SI/PI 분석 및 최적화
• 스택업, 인터커넥트 라우팅, PDN 아키텍처, 디커플링 전략 및 부품 선택에 대한 설계 가이드 제공
• 실리콘, 패키지, 보드 팀과 협력하여 측정-시뮬레이션 상관관계 및 시스템 수준의 견고성 확보
• 필요 시 랩에서 디버그 및 시동 업무 지원
• 내부 팀 및 파트너와 함께 SI/PI 솔루션 공동 최적화

자격요건

• 전기공학, 물리학 또는 관련 분야의 학사(BS) 또는 석사(MS) 학위
• SI/PI 분석의 컴포넌트 및 시스템 수준 경력 8년 이상
• SI/PI 원리 및 방법론에 대한 탄탄한 이해
• VNA, TDR, 실시간 오실로스코프 등 실험실 기기 사용 경험
• SIwave, HFSS, ADS, HSPICE, Allegro, RedHawk-SC, SC-ET, 또는 RedHawk-3DIC 등의 EDA 도구 활용 능력

우대사항

• Electrical Engineering, Physics 등 관련 분야 박사학위와 5년 이상 산업경력 보유
• 다음 경험 중 하나 이상 우대: 고속 디지털 시스템 및 표준 인터페이스(SI/PI 분석 및 최적화 예: PCIe, DDR, Ethernet)
• EM 시뮬레이션 도구를 사용한 복잡한 3D 구조 모델링 및 분석
• 온칩 Backend 시그니처(Static/Dynamic IR, EM) 관련 업무 경험
• 온칩 및 칩-투-칩 PDN 모델링 및 예산 편성
• 온칩 클럭 지터 추정 및 시그니처 방법론 개발, 교차 얽힘, TSV 불확실성, 다중 코너/공정 드레이팅 분석 경험
• 초기 클럭 지터 추정 및 시그니처 방법론 개발 경험
• 칩 내 시계 신호 성능 평가 및 시계 설계 가이드, 3DIC 지터 디레이팅, 다중 코너/공정 변동 분석 경험

접수방법

minsap Lee 이메일(minsup.lee@furiosa.ai)로 이력서 및 관련서류 제출

근무환경

• 서울, 대한민국에서 근무
• 글로벌 원격 근무 가능하며 현장 근무도 협의 가능