SK하이닉스

"졸업 연구 주제인 암/복호화 디지털 IP를 spec 기반 RTL 설계했습니다" 졸업 프로젝트로 데이터 변환 모듈의 디지털 설계를 수행했습니다. 주어진 알고리즘을 기반으로 모듈의 동작 원리, 인터페이스, 레지스터의 사양을 문서화하고, 계층적 다이어그램을 통해 모듈을 세분화해 탑다운 방식으로 설계했습니다. 모듈 간의 상호작용과 동작 순서를 분석하기 위해 클록 기반의 타이밍 다이어그램을 작성하고, 제어 로직을 위해 상태 다이어그램을 설계했습니다. 이러한 구체적인 사전 계획 덕분에 RTL 설계를 효율적으로 수행할 수 있었습니다. "SoC 펌웨어를 바탕으로 연구한 IP를 검증했습니다" 새로운 레지스터를 메모리 맵에 추가하고, 인터럽트를 통해 구성 요소 간 상호작용을 제어했습니다. 이를 통해 하드웨어와 소프트웨어 간의 통합 동작을 이해했습니다. 또한, 통신 중 발생할 수 있는 13가지 예외 상황을 대비해 통신 제어기를 설계하고, 난수 생성기를 반복 테스트하며 테스트 케이스 설계의 중요성을 배웠습니다.

논문을 검토하는 과정에서 데이터 전처리 기법에 대한 설명이 부족하다는 점을 발견했습니다. 이에 대해 저는 설명이 필요하다고 주장했지만, 선배 연구원은 그래프로 충분히 전달된다고 보았습니다. 저는 다른 연구 논문을 예로 들어 전처리 기법에 대한 명확한 설명이 독자의 이해를 도울 수 있음을 강조했습니다. 해당 내용을 추가하여 지도교수님과 선후배에게 비교 확인을 부탁해 전달력이 개선되었음에 설득력을 높이고자 했고 이를 바탕으로 논문 수정으로 의견을 모을 수 있었습니다. 최상의 공동 결과물을 내기 위해 강점을 활용해 협력하고 객관적인 지표를 통해 설득이 필요함을 배웠습니다.

I2C 컨트롤러의 합성과 STA를 통해 전력 소모가 예상보다 높은 문제를 발견했습니다. EDA 툴의 전력 분석 문서를 참고해 제약 조건과 최적화 전략을 조사한 결과, 불필요한 전력 소모를 줄이기 위해 클럭 게이팅 기법을 사용해야 함을 알게 되었습니다. 이를 적용해 비활성 상태의 모듈에서 클럭 신호가 차단되도록 제약 조건을 설정하고 합성을 진행했지만, 여전히 대기 상태에서의 전력 소모가 기준치를 초과하는 문제가 있었습니다. 추가 방안으로 receiver 모듈의 비활성 상태에서의 전력 소모를 줄이기 위해 설계 변경을 시도했습니다. 데이터 처리와 관련된 연산 셀을 통합하고, 미사용 신호 경로에 클럭 게이팅을 더 적극적으로 적용해 전력 소비를 최소화했습니다. 그 결과, 대기 상태에서의 전력 소모가 15% 감소해 목표 스펙을 충족했고, 전체 전력 소비를 약 5% 더 줄였습니다. 이 경험을 통해 Top Integration 이전에 IP 수준에서 전력 최적화가 필수적임을 느끼게 되었습니다. 자대 대학원 석사