삼성전자

삼성전자 System LSI 사업부에서 독보적인 Analog IP 기술로 전 세계 시스템 반도체의 성능 표준을 주도하고자 지원했습니다. 학부 연구를 통해 CMOS 회로의 동작 원리를 익히며 미세 공정의 기생 성분이 시스템 신뢰성에 미치는 영향을 분석해 왔습니다. 단순 기능 구현을 넘어 전력 효율과 전송 속도의 임계를 결정짓는 '아날로그 본질'에 집중하는 저의 설계 철학은 삼성전자의 기술 초격차 전략과 맞닿아 있습니다. 입사 후, 제가 담당할 Analog 솔루션이 PMIC, AMP, RFIC 등 다양한 제품군에서 최적의 퍼포먼스를 내도록 설계 역량을 집중하겠습니다. 특히 전력 효율을 극대화하는 Regulator와 신호 품질을 결정짓는 고성능 RFIC Amplifier 등 각 제품 특성에 최적화된 핵심 IP를 개발하는 데 주력하겠습니다. 나아가 초미세 공정의 물리적 제약을 극복하는 ‘analog circuit designer'로 성장하겠습니다. 철저한 SI/PI 분석을 바탕으로 고주파 환경에서도 타이밍 안정성을 확보하는 정밀 설계를 구현하여, 삼성전자가 차세대 인터페이스 분야에서 압도적인 기술 우위를 유지하는 데 기여하겠습니다. 공정 특성과 시스템 메커니즘을 꿰뚫는 통찰력을 갖춘 엔지니어로 성장하여 System LSI의 미래 경쟁력을 완성하겠습니다.

지금의 저는 스스로 목표를 설정하고 본질을 꿰뚫기 위해 능동적으로 움직이는 엔지니어입니다. 대학교 1학년 시절, 정해진 궤도만을 달려온 수동적인 태도로 인해 학습의 목적을 잃고 깊은 번아웃을 겪었습니다. 이 시기 저를 일으켜 세운 것은 물리학자 리처드 파인만의 철학이었습니다. 파인만은 "틀렸을지도 모르는 정답보다, 모른 채 불확실성 속에 사는 것이 즐겁다"라며 지적 정직함을 강조했습니다. 저는 그동안 좋은 성적이라는 '형식'을 위해 정작 무엇을 모르는지 외면해왔음을 깨달았습니다. 군 복무 중 자신을 돌아보며, 타인의 기대가 아닌 내면의 호기심이 이끄는 삶을 살겠다는 목표를 세웠습니다. 모르는 것을 인정하는 용기, 그리고 복잡한 용어 뒤에 숨은 허례허식을 걷어내고 본질에 집중하는 그의 태도는 제 인생의 이정표가 되었습니다. 복학 후, 어떤 개념이든 아이에게 설명할 수 있을 만큼 완벽히 이해하는 '파인만 학습법'을 전공에 적용했습니다. 특히 회로 수업에서 단순히 수식을 암기하기보다, MOSFET의 기생 성분이 고주파 대역 신호를 어떻게 왜곡시키는지, 왜 특정 구조에서 CMFB가 필수적인지를 직관적으로 파악하는 데 집중했습니다. 분석 시간은 늘었지만, 회로의 동작 원리를 본질적으로 파악했을 때 느끼는 ‘발견하는 즐거움’은 강력한 동기부여가 되었습니다.

리처드 파인만은 "모르는 것을 모른다고 인정하는 것"이 과학의 시작이라 강조했습니다. 하지만 AI가 내놓는 그럴듯한 수치와 결과(Hallucination)는 종종 엔지니어로 하여금 '알고 있다'는 착각에 빠지게 만듭니다. 사소한 오차나 기생 성분이 전체 시스템의 안정성을 좌우하는 초미세 공정 설계에서, 원리에 근거한 검증 없이 AI의 결과물에만 의존하는 것은 기술적 부채를 쌓는 위험한 태도입니다. 따라서 저는 AI의 조력을 받되, 마지막 확신은 반드시 인간의 논리로 얻어내야 한다는 견해를 가지고 있습니다. 실제로 저 또한 Pipeline 회로나 SNN 기반 회로를 설계하며 AI로 구조적 아이디어를 얻기도 했으나, 중요한 최적화 단계에서는 직접 타이밍 다이어그램을 그리고 Stability를 수기로 분석하며 AI의 결과를 역으로 검증했습니다. 이 과정에서 ai가 놓쳤던 물리적 한계를 발견하고 53%의 전력 절감이라는 실질적인 성과를 거둘 수 있었습니다. 이러한 경험은 기술이 고도화될수록 공학적 기본기에 충실한 '지적 정직함'이 가장 강력한 경쟁력이 된다는 확신을 주었습니다. 삼성전자 파운드리 사업부에서도 이러한 가치관을 유지하겠습니다. 기술적 편리함 뒤에 숨은 불확실성을 끝까지 파고들어 검증하는 엔지니어가 되어, 어떤 변수에도 흔들리지 않는 신뢰도 높은 IP를 설계하겠습니다.

첫째, 슈미트 트리거 구조에서 트랜지스터 사이즈와 임계 전압을 미세 조정하여 기존 대비 소비 전력을 약 53.0% 절감하는 최적화 결과를 도출했습니다. 둘째, 고속 동작 시 신호 왜곡과 전력 낭비를 방지하기 위해 추가 NMOS 스위치 없이 상호 신호를 활용하는 WTA(Winner-Take-All) 방식의 Inhibition을 적용했습니다. 이를 통해 배선 복잡도와 누설 전류 문제를 동시에 해결하며 면적 효율을 극대화했습니다. 셋째, Logical Effort 분석과 Elmore Delay 계산을 통해 1~5배의 정밀한 지연 시간을 구현하며, 고속 통신 IP 설계에 필수적인 타이밍 제어 역량을 입증했습니다. 이처럼 저는 이론에 근거한 정밀 설계 역량과 실제 제품의 스펙을 만족시키기 위한 최적화 데이터를 산출해 본 실무 경험을 보유하고 있습니다. 이러한 역량을 바탕으로 S.LSI 사업부에서 고속 I/O 회로의 전력 효율을 극대화하고, 삼성전자의 시스템 반도체 제품이 글로벌 시장에서 압도적인 기술 초격차를 유지하는 데 기여하겠습니다