기업명 비공개

향후 AI, 자동차, 민간우주 분야 등 시장이 확대 및 세분화되면서 반도체시장은 지속적으로 성장할 것으로 전망됩니다. 이러한 시장 전망에서 저의 설계 및 검증역량으로 보다 고 신뢰성의 제품을 개발하여 에이디테크놀로지의 시장 경쟁력을 높이는 것이 저의 목표입니다. 목표를 이루기 위한 제품을 개발하기 위해 기존 제품의 동작과 성능을 상세하게 분석하겠습니다. 이를 달성하기 위해 저는 연구실 과정을 통해 쌓은 검증역량이 있습니다. "8가지 Case 검증을 통해 완수한 프로젝트" 설계 직무에서는 고객사가 요구하는 사양을 기준으로 다양한 제품을 개발해야 하는 만큼, 요구하는 제품에 적합한 Simulation을 진행해 보고 이를 정확히 검증하는 역량이 요구됩니다. 연구실에서 진행하는 "PIM인공지능반도체핵심기술개발사업"에서 FeRAM 기반 PIM array를 설계 및 검증을 담당했을 때, 이전에 진행했던 8개의 Case의 소자 분석을 통해 Simulation 오류를 해결한 경험이 있습니다. 해당 과제에서는, FeRAM소자의 장점을 활용하기 위해 기존보다 더욱 정확한 Dataset을 가지는 TNN 모델로의 설계를 진행했습니다. 연구실에서 사용하는 28nm 트랜지스터가 아닌 협업한 소자 연구실의 FeRAM 소자를 이용해서 제품의 동작을 검증해야 했습니다. 하지만 소자가 회로에 연결되지 않는 오류로 제품의 동작이 불가능한 문제가 생겼습니다. 이를 해결하기 위해 협업하는 소자 연구실과의 미팅을 주선하며 이전에 실험을 진행했던 8개의 소자의 코드를 얻었고, 이를 모두 검증해 가며 오류가 생긴 소자의 문제점을 분석했습니다. 분석한 내용을 바탕으로, 협업한 연구실과의 미팅을 진행하였고, 이전에 전제 소자를 미리 분석하고 검증해 둔 덕분에 쉽게 문제를 발견할 수 있었습니다. 해당 결과를 바탕으로 전체 회로도 설계할 수 있었고, 이전 모델보다 Dataset과 면적을 개선하며 해당연도 국가과제까지 성공적으로 마무리 지을 수 있었습니다. 지원분야와 관련하여 전문성을 키우기 위해 어떠한 노력을 하였는지 기술하여 주십시오. "설계 최적화 방법론으로 IEEE에 논문을 투고" 연구실 인턴과정에서 AI 연산 속도를 개선하는 MRAM 회로 모델의 설계 최적화 방법론을 제안하며 IEEE에 1 저자로 투고한 경험이 있습니다. 해당 모델의 경우 수직으로 배치된 두 개의 트랜지스터 게이트 구조로 면적을 예상보다 15%가량 더 사용하게 되는 문제가 있었습니다. 이를 해결하기 위해 서로 다른 셀 간 Metal과 Diffusion 영역을 겹쳐서 설계하는 방안을 제안했습니다. 결과적으로, 4개의 인접한 셀을 공유하는 설계 방식으로 기존대비 30%의 면적을 줄였습니다. 뿐만 아니라, 게이트는 평행하게 배치하되 게이트에 연결되는 Metal은 직교하게 설계하는 방식으로 두 가지 모델을 추가로 설계했습니다. 이로써 엔지니어들이 요구하는 사양에 따라 최적화된 모델을 선택할 수 있는 설계 최적화 방법론을 제안했습니다. 메모리 회로 설계를 최적화한 경험은 고객사에게 적합한 IP를 개발하는 업무에 도움이 될 것입니다. "10% 개선된 PPA로 프로젝트 1등을 달성" SoC 설계 프로젝트에서 기존 회로보다 15% 빠르면서 면적은 20% 줄인 회로를 설계하며 12개 팀 중 1등을 한 경험이 있습니다. 프로젝트의 목표는 기존 TGFF의 PPA 중 한 가지만 항목을 개선하는 것이었지만, 저는 세 가지 모두 개선하는 것을 목표로 진행했습니다. 먼저 PPA에 영향을 주는 요소들을 상세히 분석했습니다. 이를 바탕으로 Clock에 연결된 트랜지스터 개수가 적을수록 면적과 전력소모를 개선할 수 있다고 판단했습니다. 참고한 두 가지 논문의 아이디어를 통해 Clock에 연결된 트랜지스터를 기존에 비해 6개 줄이면서 평균 PPA를 TGFF와 대비 10% 이상 개선한 Flip Flop을 설계했습니다. 회로의 분석을 통해 PPA개선 경험을 활용하여 설계된 회로의 검증을 통해 최적의 Physical Design을 제공하는 업무에 기여하겠습니다. 지금까지 가장 힘들었던 일을 극복한 경험과 이를 통해 무엇을 얻었는지 기술하여 주십시오. "꾸준함으로 구현에 성공한 CMOS 회로 설계 자동화 프로그램" 엔지니어는 항상 연구 과정 중 발생하는 문제에 의문을 가지고, 해결하기 위해 노력해야 한다고 생각합니다. 연구실 인턴 과정 중 CMOS 회로 설계 자동화 프로그램에서 발생된 문제를 해결하여 개발에 성공한 경험이 있습니다. 전공 공부를 하며 설계 자동화에 관심을 가지게 되었고, 연구실 인턴으로 회로 설계 자동화 시스템을 개발해보고자 했습니다. 프로젝트의 목표는 코드를 통해 자동으로 Layout 설계를 수행하여 엔지니어들의 시간을 단축하는 것이었습니다. 그러나 연구를 진행하면서 예상과 다른 어려움을 마주하게 되었습니다. 학부 수업 동안 쌓았던 지식과 연구 지식은 차이가 컸으며, 학부 수업에서는 다뤄보지 못한 Tool 사용법과 같은 부가적인 역량이 요구됐기 때문입니다. 또한, 구현 과정에서 라우팅 최적화 문제로 인해 직접 설계한 Layout에 비해 면적이 너무 커지는 문제도 발생했습니다. 발생된 문제를 해결하기 위해 다음과 같은 노력을 기울였습니다. 첫째, Tool 사용 능력을 개선하기 위해 추가적인 학습과 실습을 진행했습니다. 이를 위해, 선배 연구실원이 설계하는 Memory Array의 Perri 회로 설계에 참여하여 새로운 Tool을 사용한 Layout 설계 능력을 향상했습니다. 둘째, 자동화 코드에서 발생한 면적 문제를 해결하기 위해 Git hub에서 배치 설계 자동화에 관련된 코드를 분석하고, 연구를 진행했던 연구실에 미팅을 부탁드리면서 문제의 원인을 파악해 나갔습니다. 이를 토대로 코드를 수정하여 라우팅 최적화에 성공하였고, 보다 적은 면적을 가지는 설계 자동화 프로그램을 개발할 수 있었습니다. 이러한 노력으로 정보기술학회에서 우수논문상을 수상하고, 특허 등록까지 이뤘습니다. 이 경험을 통해 어떤 문제가 있더라도 포기하지 않고 끝까지 고민하면 해결할 수 있다는 것을 깨달았습니다.