삼성전자

"실패에 포기하지 않고 달성한 우수상" 공동체 문제 해결을 위한 프로그램을 두 학기 동안 진행했습니다. 팀의 목표는 공모전에 출전해 아이디어를 발표하는 것이었고, 주거문제 개선을 위한 서울 주택공사 설계 경제성 검토(VE)경진대회를 나갔습니다. 저희 팀은 서로 다른 전공을 가진 학생으로 구성되어, 개인의 역량을 최대한 활용하는 것이 프로젝트 수행에 있어 중요하다고 생각했습니다. 다양한 아이디어를 얻기 위해 개개인이 프로젝트를 진행하고 서로의 아이디어를 검증하는 과정으로 진행했습니다. 하지만 아이디어의 VE검토가 제대로 이루어지지 않은 문제를 발견했습니다. 포기하지 않고 첫 과정부터 다시 시작하도록 설득했고, 진행방식도 번갈아 가며 팀장을 수행하는 방식으로 놓치는 내용 없이 각자 맡은 부분을 책임지자고 제안했습니다. VE분석 및 정리, 제안된 아이디어의 분류 및 VE검증으로 파트를 분배하여 프로젝트를 꼼꼼하게 진행할 수 있었고, 결과적으로 공모전에서 장려상을 달성하고 프로그램 활동에서도 우수상을 받을 수 있었습니다. 실패하더라도 포기하지 않는다면 위기를 극복할 수 있다는 것을 알았습니다. 이를 통해 실패에 굴하지 않고 도전하는 인재가 되도록 하겠습니다. "ESG핵심 그린 데이터센터" 코로나 19로 원격교육과 재택근무 같은 새로운 생활 패러다임으로 늘어나는 데이터 수요에 맞춰 이와 관련된 기업들의 대규모 데이터센터 구축이 증가하고 있습니다. 데이터 센터는 사람들이 사용하는 데이터를 저장하는 창고입니다. 최근에는 데이터 저장을 위해 반도체 기반의 SSD를 사용하고 있습니다. 일반적으로 데이터센터는 환경오염을 유발하지 않는 시설로 생각할 수 있습니다. 공장과 같이 눈에 보이는 유해물질이 배출되지 않기 때문입니다. 하지만 시설 특성상 하루도 쉬지 않고 가동해야하고, 가동중인 서버에서 발생되는 열을 식히기 위한 냉방설비를 끊임없이 식혀야하는 이유로 온실가스를 배출하는 대표적인 시설로 꼽힙니다. 발생되는 열을 줄이기 위해 데이터센터를 차가운 바닷속이나 추운 극지방에 짓는 경우도 있습니다. 하지만 무엇보다 처음부터 열이 덜 발생되는 저전력 반도체를 만드는것이 중요하다고 생각합니다. 저전력 반도체 기술의 발전을 통해 데이터센터의 전력효율도 높일수 있을뿐 아니라 탄소 저감효과까지 기대할 수 있습니다. 데이터센터에는 한 개의 반도체가 아니라 수백 수천개의 반도체가 들어가기 때문에 한 개의 저전력 반도체 개발의 파급효과는 매우 크다고 볼 수 있습니다. 이러한 저전력 반도체 시장을 선점하기 위해서는 다음과 같은 노력이 필요합니다. 첫째, 차세대 반도체 시장 주도권을 위한 선제적인 투자입니다. 시장 점유율을 높이기 위해서는 다른기업보다 우수한 성능의 제품을 선보여야 합니다.그래서 기술개발과 그에 맞춘 공정설비를 누가 먼저 투자할 수 있는지가 중요하다고 생각합니다. 둘째, 공정기술의 고도화 입니다. 최적의 전력을 소비할 수 있는 반도체를 개발하더라도 수율이 나오지 않는다면 시장에서 경쟁력을 잃을 것 입니다. 공정기술의 고도화로 안정적인 수율을 확보한다면 이 수익성은 또 다른 투자의 선순환으로 이루어 질 것입니다. 이러한 노력을 통해 ESG를 선도하고 시장 경쟁력을 갖출 수 있을 것이라고 생각합니다. 지원한 직무 관련 본인이 갖고 있는 전문지식/경험(심화전공, 프로젝트, 논문, 공모전 등)을 작성하고, 이를 바탕으로 본인이 지원 직무에 적합한 사유를 구체적으로 서술해 주시기 바랍니다. "설계 최적화 방법론으로 IEEE에 논문을 투고" 연구실 인턴과정에서 AI 연산 속도를 개선하는 MRAM 회로 모델의 설계 최적화 방법론을 제안하며 IEEE에 1 저자로 투고한 경험이 있습니다. 해당 모델의 경우 수직으로 배치된 두 개의 트랜지스터 게이트 구조로 면적을 예상보다 15%가량 더 사용하게 되는 문제가 있었습니다. 이를 해결하기 위해 서로 다른 셀 간 Metal과 Diffusion 영역을 겹쳐서 설계하는 방안을 제안했습니다. 결과적으로, 4개의 인접한 셀을 공유하는 설계 방식으로 기존대비 30%의 면적을 줄였습니다. 뿐만 아니라, 게이트는 평행하게 배치하되 게이트에 연결되는 Metal은 직교하게 설계하는 방식으로 두 가지 모델을 추가로 설계했습니다. 이로써 엔지니어들이 요구하는 사양에 따라 최적화된 모델을 선택할 수 있는 설계 최적화 방법론을 제안했습니다. 메모리 회로 설계를 최적화한 경험은 고객사에게 적합한 IP를 개발하는 업무에 도움이 될 것입니다. "10% 개선된 PPA로 프로젝트 1등을 달성" SoC 설계 프로젝트에서 기존 회로보다 15% 빠르면서 면적은 20% 줄인 회로를 설계하며 12개 팀 중 1등을 한 경험이 있습니다. 프로젝트의 목표는 기존 TGFF의 PPA 중 한 가지만 항목을 개선하는 것이었지만, 저는 세 가지 모두 개선하는 것을 목표로 진행했습니다. 먼저 PPA에 영향을 주는 요소들을 상세히 분석했습니다. 이를 바탕으로 Clock에 연결된 트랜지스터 개수가 적을수록 면적과 전력소모를 개선할 수 있다고 판단했습니다. 참고한 두 가지 논문의 아이디어를 통해 Clock에 연결된 트랜지스터를 기존에 비해 6개 줄이면서 평균 PPA를 TGFF와 대비 10% 이상 개선한 Flip Flop을 설계했습니다. 회로의 분석을 통해 PPA개선 경험을 활용하여 설계된 회로의 검증을 통해 최적의 Physical Design을 제공하는 업무에 기여하겠습니다.